ウシオとアプライド マテリアルズ、AI時代のより強力なコンピューティングシステムを可能にする画期的デジタルリソグラフィ技術を発表

・ガラスなど、大型基板上へのヘテロジニアスインテグレーション（HI）やチップレット集積に移行する業界の動きを加速する戦略的パートナーシップを締結
・大型パネルプロセスにおけるアプライド マテリアルズのリーダーシップと、パッケージ向けリソグラフィにおけるウシオのリーダーシップを集結するパートナーシップ
・世界の大手半導体メーカーのサブミクロン配線のチップレットを実現可能にする新たなデジタルリソグラフィ技術（DLT）


ウシオ電機株式会社（本社：東京都、代表取締役社長 内藤 宏治、以下 ウシオ）とアプライド マテリアルズ（Applied Materials, Inc., Nasdaq：AMAT、本社：米国カリフォルニア州サンタクララ、社長兼CEOゲイリー・E・ディッカーソン）は、本日3DパッケージへのチップレットやHIのロードマップを加速するための戦略的パートナーシップの締結を発表しました。両社は、人工知能（AI）時代のコンピューティングに求められる先進的基板をパターニングするために特別に設計された初のデジタルリソグラフィ装置を共同で市場投入します。

AIの活用における処理の負荷（ワークロード）の急増により、現在、より高機能で大型のチップへのニーズが高まっています。AIのパフォーマンス要件が従来のムーアの法則に沿ったスケーリングを上回るペースで高度化していることから、モノリシックICと同等以上のパフォーマンスや帯域幅を出すために、半導体メーカーは最先端のパッケージに複数のチップレットを実装するHI技術を採用しています。そのような中、半導体業界は、極細配線や優れた電気・機械特性が得られる、例えばガラス基板のような新材料を使った大型のパッケージ基板を求めており、この度のアプライド マテリアルズとの戦略的パートナーシップは、こうした移行を加速させるために業界をリードする2社が連携するものです。


アプライド マテリアルズのグループバイスプレジデント兼セミコンダクタ製品グループジェネラルマネージャー（HI、ICAPS、エピタキシー担当）のスンダー・ラマムルティ（Sundar Ramamurthy）は次のように述べています。「アプライド マテリアルズの新しいDLTは、お客さまが抱える先進的基板のロードマップ要件に正面から応える初のパターニング装置です。私たちは大型基板プロセスにおける当社の比類ない専門知識、業界最大のHI技術ポートフォリオ、そして豊かなR&Dリソースを活用し、ハイパフォーマンスコンピューティングにおける次世代イノベーションを実現しようと考えています」

ウシオのグループ執行役員で事業統括本部Photonics Solutions GBU長であるWilliam F. Mackenzieは、次のように話しています。「当社はパッケージング向け露光装置の開発・製造で20年以上の実績を持ち、全世界に4,000台以上納入しております。今回の新たなパートナーシップを通じ、私たちは拡張性のある製造エコシステムや堅牢なフィールドサービスインフラを通じてDLTの採用を加速するとともに、自社製品ポートフォリオを拡充し、急速に進化するパッケージング技術課題に向けたソリューションを提供していきます」


新しいDLT装置は、量産レベルのスループットを実現しながら、先進的基板アプリケーションに求められる解像度を達成できる唯一のリソグラフィ装置です。線幅2ミクロン以下のパターニングに対応可能なこの装置は、ガラスや有機材料製の大型パネルや、ウェーハを含むあらゆる基板上のチップレット設計において、最適な解像線幅を実現することができます。また、このDLT装置は、予想外の基板の反りという課題を解決しながらオーバーレイ精度を実現するために独自設計されています。すでに量産用の装置が複数のお客さまに出荷されており、ガラスその他の最先端パッケージング基板上で2ミクロンのパターニング製造実証が行われています。

今後、DLT装置を支えるテクノロジーを他に先駆けて開発したアプライド マテリアルズは、ウシオと共同で研究開発と拡張的なロードマップの定義を行い、線幅1ミクロン以下の最先端パッケージングに向けて継続的なイノベーションを進めます。また、ウシオは長年培ってきた製造技術およびカスタマーサポートのインフラを活用してDLTの採用を促進します。両社はこのパートナーシップを通じ、最先端パッケージングの進化に向けた幅広いリソグラフィソリューションのポートフォリオをお客さまに提供します。